【导语】芯片设计复杂精密，验证优化耗时费力，AI与EDA深度融合成破局关键。西门子EDA打造EDA AI System，整合数据打破孤岛，以高可靠、高可用特性，将AI深度嵌入芯片设计全流程，从前端验证到良率提升全面赋能，驱动芯片设计迈向效率、质量、成本多重突破的新纪元。
芯片设计是一项复杂的系统工程，尤其验证和优化环节极其耗费时间和精力。为了有效降低错误率、提升设计质量，EDA工具的自动化、智能化发展成为关键。近年来，随着AI技术在EDA领域的应用逐渐成熟，为芯片设计领域带来了革命性的变化。AI加持显著提高了芯片设计的效率与质量，降低了开发成本，加速产品上市进程。
西门子EDA AI System，构建可靠智能化基座
与侧重于“学习”能力的通用生成式AI或大语言模型不同，EDA领域的AI必须具备高可靠性与输出可用性。它生成的每一行代码、每一个设计单元都必须确保正确无误，真正用于指导或完成芯片设计。将AI嵌入应用程序或许相对简单，但将其融入EDA工作流则需克服更多挑战。
西门子EDA在其AI工具中特别强调五大关键特性：
为了满足这些严格要求，西门子EDA打造了跨工具平台——EDA AI System。该系统整合了西门子内部数据、示例、知识库及客户授权的数据，打破传统EDA流程中的数据孤岛(dǎo)，实(shí)现(xiàn)跨(kuà)功(gōng)能(néng)协(xié)同(tóng)，为(wèi)大(dà)型(xíng)语(yǔ)言(yán)模(mó)型(xíng)提(tí)供(gōng)坚(jiān)实(shí)支(zhī)撑(chēng)。在(zài)此(cǐ)基(jī)础(chǔ)上(shàng)，各(gè)产(chǎn)品(pǐn)线(xiàn)进(jìn)一(yī)步(bù)开发出具备AI能力的软件，显著提升设计效(xiào)率(lǜ)与(yǔ)质(zhì)量(liàng)。此(cǐ)外(wài)，系(xì)统(tǒng)还(hái)引(yǐn)入(rù)Agentic AI（代(dài)理(lǐ)式(shì)AI），可(kě)智(zhì)能(néng)提(tí)示(shì)操(cāo)作(zuò)，为(wèi)工(gōng)程(chéng)师(shī)提(tí)供(gōng)更(gèng)高(gāo)效(xiào)、更(gèng)智(zhì)能(néng)的(de)支(zhī)持(chí)。
作为工业级AI，EDA AI System能够可靠应用于芯片设计和系统开发等高复杂度场景。客户也可以选择开放接口（API）接入自己的数据或AI模型，形成混合AI系统，以满足各自特定的需求和应用场景。
除了内部基础设施和第三方模型外，西门子EDA AI System还支持NVIDIA NIM微服务和NVIDIA Llama Nemotron模型。NVIDIA NIM能够在云环境和本地环境中可扩展地部署推理就绪的模型，支持实时工具编排和多代理系统；Llama Nemotron增加了高语境推理和强大的工具调用功能，进一步增强EDA工作流的智能化。
AI全流程加持，驱动芯片设计新纪元
基于EDA AI System统一技术底座，西门子EDA已将AI深度集成到芯片设计的各个环节，从前端验证、后端优化，到物理验证、测试与良率提升，全面赋能工程师应对日益复杂的设计挑战。
Calibre Vision AI为芯片集成签核（Signoff）带来突破性进展，通过将关键设计违规行为即时加载并整理到智能集群中，精准指出问题所在及(jí)检(jiǎn)查(chá)路径，帮(bāng)助(zhù)设(shè)计(jì)团(tuán)队(duì)以(yǐ)现(xiàn)有(yǒu)方(fāng)法(fǎ)的(de)半(bàn)数(shù)时(shí)间(jiān)完(wán)成(chéng)识(shi)别(bié)与(yǔ)修(xiū)复，大幅加速签(qiān)核(hé)流(liú)程(chéng)。设(shè)计(jì)团(tuán)队(duì)随(suí)后(hòu)可(kě)根(gēn)据(jù)该(gāi)集群(qún)确(què)定(dìng)工(gōng)作(zuò)优(yōu)先(xiān)级(jí)，实(shí)现(xiàn)更(gèng)高(gāo)的(de)生(shēng)产(chǎn)力(lì)。Calibre Vision AI还(hái)通(tōng)过(guò)添(tiān)加“书签”提高了工作流程的效率，使设计人员能够捕获当前的分析状态，包括注释和任务，然后在物理验证期间促进芯片集成商和模块所有者之间的高效协作。Calibre Vision AI可以集成到现有的布局查看器和物理设计工具中，使工程师能够在当前环境中进行调试。
Solido生成式和代理式AI基于西门子EDA AI System，Solido定制IC平台全面融入前沿的生成式及代理式AI技术，为下一代IC设计与验证流程带来革新。在仿真环节，系统能够智能生成脚本，极大简化操作流程。此外，Solido的AI功能贯穿IC开发全程，涵盖原理图设计、仿真验证、变异性感知设计、库特性提取、版图设计以及IP验证等关键阶段，助力工程团队实现生产力的飞跃式提升。
Questa One新智能验证解决(jué)方(fāng)案(àn)该(gāi)平台将集成电路验证从被动反应流程重新定义为可以自优化的智能系统，集成了AI驱动的自动化、预测分析及工作流程无缝连接的能力，可提供更快的功能、故障和形式验证引擎，实现人工测试量减少10–100倍，大幅缩短验证周期并减少人工工作量。
Aprisa AI作为Aprisa数字实施解决方案中的全集成式技术，可实现跨RTL到GDS的下一代AI功能和方法。其功能包括针对给定设计的功率/性能/面积 (PPA) 自适应优化的AI设计探索，以及集成的生成式AI辅助，同时还提供可立即运行的参考示例和解决方案。
Aprisa AI内(nèi)置(zhì)的(de)自(zì)然(rán)语(yǔ)言(yán)交(jiāo)互(hù)接(jiē)口(kǒu)，集成(chéng)生(shēng)产(chǎn)就(jiù)绪(xù)、可(kě)定(dìng)制(zhì)且(qiě)可(kě)移(yí)植(zhí)的(de)AI生(shēng)成(chéng)解(jiě)决(jué)方(fāng)案(àn)，为(wèi)全制(zhì)程(chéng)节(jié)点(diǎn)的(de)数(shù)字(zì)设(shè)计(jì)提(tí)供(gōng)了(le)10倍(bèi)的(de)设(shè)计(jì)效(xiào)率(lǜ)提(tí)升(shēng)、流(liú)片(piàn)周(zhōu)期(qī)缩(suō)短(duǎn)三(sān)分(fēn)之(zhī)一(yī)、PPA指(zhǐ)标优化10%，可赋能大规模工程团队协同与算力弹性扩展，同时加快新一代芯片设计的量产上市(shì)速度。
Tessent具备强大的AI功能Tessent在良率分析中部署了无监督机器学习技术，以及基于总体的统计诊断AI算法，能够大大提高良率限制因素的识别精度和分辨率。通过AI分析批量诊断数据，快速查找扫描失效数据中的趋势，揭示良率丢失的主要根因及其分布，从而加速芯片项目的良率提升，为量产项目节省成本。
END
AI与EDA深度融合，正重塑芯片设计的范式，让设计、验证、测试等环节焕发出前所未有的活力。在这一变革浪潮中，西门子EDA AI System打通数据孤岛，在纳米级的世界引领新潮流，以高可靠、高可用、全流程的EDA AI工具软件，赋能工程师从设计到量产的每一步，实现效率、质量、成本的多重突破。
