【导(dǎo)语(yǔ)】9月(yuè)9日(rì)，RISC-V存(cún)算(suàn)一(yī)体(tǐ)产(chǎn)业(yè)论(lùn)坛(tán)暨(jì)应(yīng)用(yòng)组(zǔ)启(qǐ)动(dòng)大(dà)会(huì)在(zài)杭(háng)州(zhōu)召(zhào)开(kāi)，工(gōng)业(yè)和(hé)信(xìn)息(xi)化(huà)部(bù)代(dài)表(biǎo)表(biǎo)示(shì)将力争2026年发布全球首个RISC-V存算一体标准。会上，各方就标准草案达成共识，明确任务分工，将共建自主可控的存算一体AI芯片生态，为产业发展奠定坚实基础。
9月9日，RISC-V存算一体产业论坛暨应用组启动大会今日在杭州召开，本次会议由中国电子工业标准化技术协会RISC-V工作委员会主办，杭州市萧山钱江世纪城管理委员会、浙江省北大信息技术高等研究院、杭州微纳核芯电子科技有限公司承办。工业和信息化部电子信息司电子系统处处长金磊在会上表示，RISC-V存算一体标准建设是贯彻落实国务院关于深入实施“人工智能+”行动以及促进RISC-V产业发展相关政策文件的关键举措，力争2025年完成标准草案，2026年发布全球首个RISC-V存算一体标准，并加强全链协同，强化产学研用生态可持续发展。
随着人工智能技术的飞速发展，传统计算架构中数据在存储与计算单元间的频繁迁移已成为制约算力提升和能效表现的“功耗墙”瓶颈。微纳核芯3D-CIM技术通过SRAM存算一体+DRAM三维堆叠在存储器内完成计算，从根本上消除了数据搬运开销，被视为后摩尔时代延续算力增长的核心路径。
与此同时，开源、灵活的RISC-V架构与存算一体技术形成天然互补。二者的深度融合，不仅能满足AI大模型对高并行、低功耗计算的需求，更能有效缓解外部工艺封锁压力，为国产芯片技术迭代与性能提升构建良性循环。杭州微纳核芯电子科技有限公司担任RISC-V 存算一体应用组组长单位，联合产业链上下游企业(yè)，以(yǐ)标(biāo)准(zhǔn)牵(qiān)引(yǐn)生(shēng)态(tài)，以(yǐ)生(shēng)态(tài)反(fǎn)哺(bǔ)产(chǎn)业(yè)，共(gòng)建(jiàn)自(zì)主可(kě)控(kòng)的(de)存(cún)算(suàn)一(yī)体(tǐ)AI芯(xīn)片(piàn)生(shēng)态，为大模型推理计算提供算力保障。
会上，与会的二十余(yú)家(jiā)参(cān)编(biān)单位就标准草案达成核心共识，明确了“算子库、扩展指令集、工具链验证、生态推进”四大工(gōng)作(zuò)小(xiǎo)组(zǔ)的(de)任(rèn)务分工与协同机制。各方一致同意，将以手机、PC、服务器等AI推理典型应用场景为牵引，构建从算子库、指令集到工具链的“全链路”标准体系。该体系旨在通过软硬件解耦设计，实现“统一软件栈、预留定制化空间、强化兼容性保障”三大核心目标，为产业下游的开发者提供稳定、高效、易用的软硬件平台。
此次启动大会的成功召开，不仅填补了国内RISC-V存算一体领域的(de)标准空白，更重要的是打通了“产学研用”的协作链条，为后续统一工具链的开发、芯片认证体系的建立以及最终的商业化落地奠定了坚实基础。随着标准体系的逐步完善与产业生态的日渐成熟，RISC-V存算一体技术有望在AI端侧和边缘计算等广阔市场中释放潜力，驱动我国存算一体芯片产业迈向高质量发展的快车道。
